当控制线READY=0时，应在（）插人等待周期Tw。

发布于 2021-09-19 03:01:05

A.T1和T2间
B.T2和T3间
C.T3和T4间
D.任何时候

关注者

0

被浏览

117

猫哥 2021-09-19

这家伙很懒，什么也没写！

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

粉红兔子

互联网/WOW猎人/直男癌/离婚

提问

回答

1048

被采纳

1048

关注TA

发私信

相关问题

1

8086CPU的控制线/BHE=0，地址线A0=0时，将实现（）。

2

CPU的控制线/BHE=0，地址线A0=1时，将实现（）。

3

对存储器访问时，地址线有效和数据线有效的时间关系应该是（）。

4

8086CPU芯片的时序中，不加等待的一个总线周期需时钟周期数为（）。

5

8086/8088CPU中，时钟周期、指令周期和总线周期按费时长短的排列是（）。

6

8086/8088CPU的地址有效发生在总线周期的（）时刻。

7

若AL=4AH，BL=86H，执行指令ADDAL，BL（功能为AL=AL+BL）之后AL的值是多少，CF、AF、SF、ZF、OF、PF分别是什么状态？（写出运算过程）

8

若堆栈栈顶指针SP=2000H，执行5条入栈指令和2条出栈指令后，SP=？（写出运算过程）

9

下面是四个无符号数的大小顺序，正确的排列是（）

10

二进制数011001011110B的八进制表示为（）

发布
问题

手机
浏览

扫码手机浏览

在线
客服