R、L、C串联电路中,电路复阻抗虚部大于零时,电路呈性;若复阻抗虚部小于零时,电路呈性;当电路复阻抗的虚部等于零时,电路呈性。

发布于 2021-09-18 04:29:45
关注者
0
被浏览
27
  • 体验AI问答!更聪明、超智能!
  • 一款基于GPT的超级AI助手,可以对话、创作、写文案!
1 个回答

撰写答案

请登录后再发布答案,点击登录

发布
问题

手机
浏览

扫码手机浏览

分享
好友

在线
客服