同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端的状态没有影响。

发布于 2022-06-15 01:56:18

【判断题】
A 正确
B 错误

关注者

0

被浏览

82

京东小含 2022-06-15

这家伙很懒，什么也没写！

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

别跟我提钱

呵呵呵

提问

回答

262

被采纳

161

关注TA

发私信

相关问题

1

显示译码器主要由译码器和驱动电路组成。

2

由与非门构成的基本RS触发器不允许出现RS同时为1的输入情况。

3

74LS160是同步十进制加法计数器。

4

数据选择器根据地址码的不同从多路输入数据中选择其中一路数据输出。

5

和异步计数器相比，同步计数器的显著优点是工作频率高。

6

同步JK触发器在CP=1期间，J、K端输入信号发生变化时，输出Q端发生变化。

7

边沿JK触发器在CP=1期间，J、K端的输入信号变化时，对输出Q端没有影响。

8

边沿JK触发器在输入J=1、K=1，时钟脉冲频率64kHz，输出Q端脉冲频率32kHz。

9

时序逻辑电路由触发器和组合逻辑电路组成。

10

如时序逻辑电路中的存储电路受统一的时钟脉冲控制，则为同步时序逻辑电路。

发布
问题

手机
浏览

扫码手机浏览

在线
客服