设集成十进制减法计数器的初态为Q4Q3Q2Q1＝1001，则经过3个CP脉冲以后计数器的状态为()。

发布于 2022-06-15 01:55:20

【单选题】
A 0000
B 0100
C 0110
D 1001

关注者

0

被浏览

79

你的小公举 2022-06-15

这家伙很懒，什么也没写！

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

Lomu

这家伙很懒，什么也没写！

提问

回答

1082

被采纳

1012

关注TA

发私信

相关问题

1

一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（）。

2

用触发器设计一个24进制的计数器，至少需要()个触发器。

3

用二进制同步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。

4

用二进制同步计数器从0做加法，计到十进制数58，则最少需要（）个触发器。

5

设集成十进制加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为()。

6

二进制数的进位关系是逢二进一，所以1+1=10。

7

二进制数有0~9十个数码，进位关系为逢十进一。

8

CMOS门电路的输入端可以悬空。

9

格雷码为无权码，8421BCD为有权码。

10

十进制数整数转换为二进制数的方法是采用“除2取余法”。

发布
问题

手机
浏览

扫码手机浏览

在线
客服