由定义负逻辑的输出低电平为（）。

发布于 2021-08-22 21:42:35

【单选题】
A A10
B B01
C C1
D D0

关注者

0

被浏览

84

yingying520 2021-08-22

越努力越幸运！

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

mylove

这家伙很懒，什么也没写！

提问

回答

1250

被采纳

1178

关注TA

发私信

相关问题

1

在大多数情况下，对于译码器而言（）。

2

下列代数是不属于与逻辑运算的是（）。

3

已知输入A，B为与逻辑关系，当输出为1时，AB可能的值是（）。

4

TTL电路在正逻辑系统中，以下各种输入中（）相当于输入逻辑“0”。

5

门电路输入输出高低电平赋值为（）时，为正逻辑。

6

选出输入RS使主从JK触发器的状态是确定的是（）。

7

主从JK触发器在CP＝（）时，接收J、K端信号。

8

主从JK触发器在CP＝1时，主触发器接收输入信号S，R或J，K置成相应的状态，从触发器输出端状态（）。

9

主从RS触发器时钟信号相位的关系是（）。

10

主从RS触发器在CP的一个周期中触发器的输出状态能改变（）。

发布
问题

手机
浏览

扫码手机浏览

在线
客服