组合逻辑电路任意时刻的输出信号取决于（）。

发布于 2021-08-22 21:42:43

【单选题】
A 该时刻前的输入信号
B 该时刻的输入信号
C 该时刻后的输入信号
D 电路原来的状态

关注者

0

被浏览

76

子豪、 2021-08-22

这家伙很懒，什么也没写！

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

星辰

天空黑暗到一定程度，星辰就会熠熠生辉。

提问

回答

1126

被采纳

1063

关注TA

发私信

相关问题

1

主从JK触发器在CP＝（）时，接收J、K端信号。

2

主从JK触发器在CP＝1时，主触发器接收输入信号S，R或J，K置成相应的状态，从触发器输出端状态（）。

3

主从RS触发器时钟信号相位的关系是（）。

4

主从RS触发器在CP的一个周期中触发器的输出状态能改变（）。

5

下列电路属于组合逻辑电路的是（）。

6

下列电路不属于组合逻辑电路的是（）。

7

全加器是属于（）电路。

8

若所设计的编码器是将31个一般信号转换成二进制代码，则输出应是一组N=（）。位的二进制代码。

9

组合逻辑电路肯定没有以下哪种元件？（）

10

当编码器74LS147的输入端I1、I5、I6、I7为低电平，其余输入端为高电平时，输出信号为（）。

发布
问题

手机
浏览

扫码手机浏览

在线
客服