在VerilogHDL语言中,if语句是并行语句,case语句是顺序语句。

发布于 2021-04-13 07:37:13
【单选题】
A 错误
B 1

查看更多

关注者
0
被浏览
58
  • 体验AI问答!更聪明、超智能!
  • 一款基于GPT的超级AI助手,可以对话、创作、写文案!
1 个回答

撰写答案

请登录后再发布答案,点击登录

发布
问题

手机
浏览

扫码手机浏览

分享
好友

在线
客服