时序逻辑电路的计数控制端无效，则电路处于( )状态。