对存储器访问时，地址线有效和数据线有效的时间关系应该是（）。

发布于 2021-09-19 03:00:18

A.数据线较先有效
B.二者同时有效
C.地址线较先有效
D.同时高电平

关注者

0

被浏览

83

京东小含 2021-09-19

这家伙很懒，什么也没写！

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

🐬旭洋

这家伙很懒，什么也没写！

提问

回答

708

被采纳

646

关注TA

发私信

相关问题

1

对堆栈进行数据存取的原则是（）。

2

8086/8088CPU将数据压人堆栈时，栈区指针的变化为（）。

3

8086执行一个总线周期最多可传送（）个字节。

4

8086CPU的控制线/BHE=0，地址线A0=0时，将实现（）。

5

CPU的控制线/BHE=0，地址线A0=1时，将实现（）。

6

8086CPU芯片的时序中，不加等待的一个总线周期需时钟周期数为（）。

7

8086/8088CPU中，时钟周期、指令周期和总线周期按费时长短的排列是（）。

8

当控制线READY=0时，应在（）插人等待周期Tw。

9

8086/8088CPU的地址有效发生在总线周期的（）时刻。

10

若AL=4AH，BL=86H，执行指令ADDAL，BL（功能为AL=AL+BL）之后AL的值是多少，CF、AF、SF、ZF、OF、PF分别是什么状态？（写出运算过程）

发布
问题

手机
浏览

扫码手机浏览

在线
客服