设集成十进制加法计数器的初态为Q4Q3Q2Q1＝1001，则经过5个CP脉冲以后计数器的状态为()。

发布于 2022-06-15 01:55:19

【单选题】
A 0000
B 0100
C 0101
D 1001

关注者

0

被浏览

74

阿银。 2022-06-15

这家伙很懒，什么也没写！

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

yingying520

越努力越幸运！

提问

回答

1330

被采纳

1331

关注TA

发私信

相关问题

1

若999个1异或的结果为F1，999个0同或的结果为F2，则F1异或F2的结果为()。

2

一个五位的二进制加法计数器，初始状态为00000，问经过201个输入脉冲后，此计数器的状态为（）。

3

用触发器设计一个24进制的计数器，至少需要()个触发器。

4

用二进制同步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。

5

用二进制同步计数器从0做加法，计到十进制数58，则最少需要（）个触发器。

6

设集成十进制减法计数器的初态为Q4Q3Q2Q1＝1001，则经过3个CP脉冲以后计数器的状态为()。

7

二进制数的进位关系是逢二进一，所以1+1=10。

8

二进制数有0~9十个数码，进位关系为逢十进一。

9

CMOS门电路的输入端可以悬空。

10

格雷码为无权码，8421BCD为有权码。

发布
问题

手机
浏览

扫码手机浏览

在线
客服