时序逻辑电路由触发器和组合逻辑电路组成。

发布于 2022-06-15 01:56:24

【判断题】
A 正确
B 错误

关注者

0

被浏览

138

石头 2022-06-15

火箭烧煤油

此回答被采纳为最佳答案，开通VIP会员可查看

1 个回答

撰写答案

请登录后再发布答案，点击登录

关于作者

卡姿兰小眼睛

你真的快乐吗？或许只是低着头不想说话……

提问

回答

1021

被采纳

1021

关注TA

发私信

相关问题

1

和异步计数器相比，同步计数器的显著优点是工作频率高。

2

同步D触发器在CP=1期间，D端输入信号变化时，对输出Q端的状态没有影响。

3

同步JK触发器在CP=1期间，J、K端输入信号发生变化时，输出Q端发生变化。

4

边沿JK触发器在CP=1期间，J、K端的输入信号变化时，对输出Q端没有影响。

5

边沿JK触发器在输入J=1、K=1，时钟脉冲频率64kHz，输出Q端脉冲频率32kHz。

6

如时序逻辑电路中的存储电路受统一的时钟脉冲控制，则为同步时序逻辑电路。

7

4位二进制计数器是一个十五分频电路。

8

同步计数器和异步计数器级联后仍为同步计数器。

9

十进制计数器只有8421BCD码一种编码方式。

10

由于每个触发器有两个稳定状态，因此，存放8位二进制数时需4个触发器。

发布
问题

手机
浏览

扫码手机浏览

在线
客服